(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-195746

(43) 公開日 平成11年(1999) 7月21日

(51) Int.Cl.⁶

識別記号

FΙ

H01L 25/065 25/07

H 0 1 L 25/08

В

25/18

審査請求 未請求 請求項の数20 OL (全 10 頁)

(21)出願番号

特願平10-285714

(22)出顧日

平成10年(1998)10月7日

(31)優先権主張番号 08/946980

(32)優先日

1997年10月8日

(33)優先権主張国

米国(US)

(71)出願人 596077259

ルーセント テクノロジーズ インコーボ

レイテッド

Lucent Technologies

アメリカ合衆国 07974 ニュージャージ

ー、マレーヒル、マウンテン アベニュー

600 - 700

(72)発明者 ロバート チャールズ フライ

アメリカ合衆国、ニュージャージー、ミド ルセックス, ピスキャタウェイ, カールト

ン アヴェニュー 334ビー

(74)代理人 弁理士 三俣 弘文


最終頁に続く

(54) 【発明の名称】 集積回路パッケージ

(57)【要約】

【課題】 構造が単純で安価なマルチレベル相互接続組 立体を提供すること。

【解決手段】 本発明によれば、インターチップ相互接 続回路の少なくとも一部をより小さな(上部)のチップ にシフトする。複数の上部チップが存在する場合にはイ ンターチップ回路は2つのチップ上の相互接続回路が共 通の相互接続レベルをあたかも含むようにすなわち上部 のチップの1つへの相互接続が他の上部のチップ上のラ ンナーを含むように設計される。この本発明の構成の特 徴は、空気絶縁型のクロスオーバ接続を提供するために チップオンチップボンディングにすでに存在するギャッ プを利用することである。



【特許請求の範囲】

【請求項1】(a) 複数の能動半導体デバイスを有し、その長さがL1で幅がW1であり、その結果上表面の面積A1はL1×W1で、下部表面の面積もA1に等しい第1集積回路チッフと、

1

- (b) 前記第1集積回路チップの上表面に形成される 第1相互接続回路と、
- (c) 複数の能動半導体デバイスを有し、その長さが L2で幅がW2であり、その結果上表面の面積A2はL 2×W2で、下部表面の面積もA2に等しい第2集積回 路チップと、

前記第2集積回路は前記第1集積回路チップに支持され、A2<A1であり、

- (d) 前記第2集積回路チップの下表面と前記第1集 積回路チップの上表面との間を間隙を残しながらそれら を結合する複数の結合手段と、
- (e) 前記第2集積回路チップの下表面上に形成された第2相互接続回路と、からなることを特徴とする集積回路パッケージ。

【請求項2】 前記複数の接合手段は、前記第1接続回路上の少なくとも1つの部位を前記第2接続回路上の少なくとも1つの部位と電気的に接続することを特徴とする請求項1記載のパッケージ。

【請求項3】 前記第1と第2の接続回路のそれぞれに 複数のランナーを有し、

前記第1接続回路のランナーの少なくとも一部は、前記 複数の接合手段の内の2つの接合手段を電気的に接続 し、

前記第2接続回路のランナーの少なくとも一部は、前記 複数の接合手段の内の2つの接合手段を電気的に接続す ることを特徴とする請求項2記載のバッケージ。

【請求項4】 前記複数の接合手段は、はんだバンプを含むことを特徴とする請求項2記載のパッケージ。

【請求項5】 前記第1接続回路の第1ランナーは、第 1はんだバンフに電気的に接続され、

前記第1はんだバンブは、前記第2接続回路の第1ラン ナーに電気的に接続され、

前記第2接続回路の第1ランナーは、第2はんだバンプ に電気的に接続され、

前記第2はんだバンブは、前記第1接続回路の第2ランナーに接続されることを特徴とする請求項3記載のパッケージ。

【請求項6】 前記第1接続回路の第3ランナーは、前記第1集積回路チップの上表面に沿って第1方向に延び、

前記第2接続回路の前記第1ランナーは、前記第2集積 回路チップの下表面に沿って第2方向に延び、

前記第1方向と前記第2方向とは、前記表面の注線方向 から見た場合交差することを特徴とする請求項5記載の バッケージ。 【請求項7】 前記第2接続回路の第1ランナーは、第 1はんだバンフに電気的に接続され、

前記第1はんだバンフは、前記第1接続回路の第1ランナーに電気的に接続され、

前記第1接続回路の第1ランナーは、第2はんだバンフ に電気的に接続され、

前記第2はんだバンフは、前記第2接続回路の第2ランナーに接続されることを特徴とする請求項3記載のバッケージ。

10 【請求項8】 前記第2接続回路の第3ランナーは、前記第2集積回路チッフの下表面に沿って第1方向に延び

前記第1接続回路の前記第1ランナーは、前記第1集積 回路チッフの上表面に沿って第2方向に延び、

前記第1方向と前記第2方向とは、前記表面の法線方向から見た場合交差することを特徴とする請求項7記載のバッケージ。

【請求項9】 前記はんだバンフと前記第1および第2 の接続回路との間にアンダーバンフ金属化層をさらに有 20 することを特徴とする請求項4記載のハッケージ。

【請求項10】 前記アンダーバンフ金属化層は、クロム層と銅層とを含むことを特徴とする請求項9記載のパッケージ。

【請求項11】 前記第1と第2の相互接続回路は、アルミを含有することを特徴とする請求項10記載のパッケージ。

【請求項12】 前記第1の集積回路チッフは、少なくとも2つの集積回路チッフを支持することを特徴とする請求項3記載のパッケージ。

- 30 【請求項13】 (a) 複数の能動半導体デバイスを有し、その長さがL1で幅がW1であり、その結果上表面の面積 Λ 1はL1 \times W1で、下部表面の面積も Λ 1に等しい第1集積回路チップと、
 - (b) 前記第1集積回路チッフの上表面に形成される 第1相互接続回路と、
 - (c) 複数の能動半導体デバイスを有し、その長さが L2で幅がW2であり、その結果上表面の面積A2はL 2×W2で、下部表面の面積もA2に等しい第2集積回 路チップと、
- 40 前記第2集積回路は前記第1集積回路チッフに支持され、A2<A1であり、
 - (d) 複数の能動半導体デバイスを有し、その長さが L3で幅がW3であり、その結果上表面の面積A3はL 3×W3で、下部表面の面積もA3に等しい第3集積回 路チッフと、

前記第2集積回路は前記第1集積回路チッフに支持され、A2+A3<A1、L2+L3<L1、W2、W3 <W1、であり、

(e) 前記第2と第3の集積回路チッフの下表面と前 50 記第1集積回路チップの上表面との間を間隙を残しなが

らそれらを結合する複数の結合手段と、

(f) 前記第2集積回路チップの下表面上に形成され た第2相互接続回路と、

(g) 前記第2集積回路チッフの下表面上に形成された第3相互接続回路と、からなることを特徴とする集積回路パッケージ。

【請求項14】 前記複数の接合手段の少なくとも1つは、前記第1接続回路上の少なくとも1つの部位を前記第2接続回路上の少なくとも1つの部位と電気的に接続することを特徴とする請求項13記載のパッケージ。

【請求項15】 前記複数の接合手段の少なくとも1つは、前記第1接続回路上の少なくとも1つの部位を前記第3接続回路上の少なくとも1つの部位と電気的に接続することを特徴とする請求項14記載のハッケージ。

【請求項16】 前記第1と第2と第3の接続回路のそれぞれに複数のランナーを有し、

前記第1と第2と第3の接続回路のランナーの少なくとも一部は、前記複数の接合手段の内の2つの接合手段を電気的に接続することを特徴とする請求項15記載のパッケージ。

【請求項17】 前記複数の接合手段は、はんだバンプを含むことを特徴とする請求項16記載のパッケージ。

【請求項18】 前記第1接続回路の第1ランナーは、 第1はんだバンブに電気的に接続され、

前記第1はんだバンブは、前記第2接続回路の第1ランナーに電気的に接続され、

前記第2接続回路の第1ランナーは、第2はんだバンプ に電気的に接続され、

前記第2はんだバンフは、前記第1接続回路の第2ランナーに接続され前記第1接続回路の第2ランナーは、第3はんだバンブに電気的に接続され、

前記第3はんだバンフは、前記第3接続回路の第1ランナーに接続されることを特徴とする請求項16記載のパッケージ。

【請求項19】 前記第1接続回路の第3ランナーは、 前記第1集積回路チップの上表面に沿って第1方向に延 び、

前記第2接続回路の前記第1ランナーは、前記第2集積 回路チップの下表面に沿って第2方向に延び、

前記第1方向と前記第2方向とは、前記表面の法線方向 から見た場合交差することを特徴とする請求項18記載 のパッケージ。

【請求項20】 前記第2接続回路の第1ランナーは、 第1はんだバンブに電気的に接続され、

前記第1はんだバンフは、前記第1接続回路の第1ランナーに電気的に接続され、

前記第1接続回路の第1ランナーは、第2はんだバンプ に電気的に接続され、

前記第2はんだバンプは、前記第3接続回路の第1ランナーに接続されることを特徴とする請求項16記載のパ

ッケージ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、チッフオンチッフ 組立体を有する集積回路バッケージの製造に関する。 【0002】

4

【従来の技術】長年に渡って、半導体デバイスと、その バッケージデザインの傾向は、より高いレベルの集積化 方向に向かっており、これはメモリ技術においては同一 10 のチッフ上にメモリデバイスと論理デバイスを集積する 形態をとっている。パワーモジュールとドライバ回路と は、従来はDRAM SRAMの一部であり、多くのメ モリのデバイスの設計は、共通のチッフ上にメモリアレ イを搭載したアフリケーション仕様の論理デバイスを有 している。しかし、論理とメモリの半導体素子は、多く の共通の特徴を共有するが差異も存在する。例えば、D RAMメモリ素子の限界となるような特徴は蓄積キャパ シタである。この素子は小型で欠陥やリーク電流がない ようにしなければならない。論理デバイスは、それに匹 20 敵するような素子は存在せず多くのデバイスの点に関し てはより許容性があるものである。従って、メモリデバ イスを最適化するように形成されたウェハーの製造ブロ セスは、論理デバイスにとっては必ずしも最適なもので はない。かくして、同一の半導体チッフ上に異なるデバ イスを有するようにするため妥協がなされる。

【0003】集積化または埋設化(integration or embedding)に対する別の展開は、脱集積化の概念であり、この概念においてはメモリデバイスは主にメモリセルから構成されその必要なサホート回路はワンチッフ内に集 が 積され、一方アプリケーション論理デバイスと他のトランジスタは別のチップ上に搭載される。これらのチップはそれらの素子の大きさと特徴を最適になるように処理される。この技術においては、集積化はハッケージレベルで実行され、その成功への鍵は性能とコストの点で、そして少なくともサイズが同等となるような点において、チッフ集積化システムよりも優れた最終製品を生成するようなバッケージ技術である。

【0004】このバッケージ化技術に対する有望な候補は、フリッフチップのボンディングと組み立てである。

は、フリップチッフがシティングは、十分開発し尽くされた技術であり、裸のシリコンICダイを上下逆さにしてプリント配線基板のような相互接続基板上に結合することが特徴である。いくつかのボンディング技術が開発され、その例はボールボンディング、ボールグリットアレイ(BGA:ball gridarrayでボールボンディングの一形態)と、はんだバンブボンディングである。このような技術はより小さな接触表面によりI/〇のヒッチが緩和され、チッフの相互接続部位用の周辺アレイではなく平面アレイが開発されている。さらにまた電気的性能が500向上しているが、その理由はリード線の長さが短くなっ

ているからである。通常これらの技術におけるボンディ ング方法は、はんだボンディングである。

【0005】これらの開発を最初に実現したものはマル チチップモジュールであり、このモジュールにおいて は、複数の能動デバイスチッフが共通の相互接続用基板 上に接合されている。この相互接続用基板は標準のブリ ント配線基盤、あるいは、多くの高級なパッケージデザ インにおいてはシリコンウェハーである。インターチッ プ相互接続すなわちチッフ間の相互接続を提供する大部 分の回路は、相互接続用基板上に形成されている。この チップ自身が、チップ内の回路の形態(金属化層)によ りチップ間のインターチッフ相互接続を有する。この金 **属化層は、I/Oボンディング部位の列で集端し、その** 部位はインターチッフ相互接続用の相互接続部位であ る。相互接続するための数十あるいは数百の I /〇部位 を有する、最新の論理チップとメモリチップにおいて は、相互接続用基板上のイントラチッフ相互接続は非常 に複雑となる。現在の設計においては、この回路は多く のクロスオーバ相互接続を必要とする。インターチッフ 相互接続においてクロスオーバを提供するためには、第 2レベルのプリント回路が与えられる。マルチレベルの プリント回路基板とマルチレベルのシリコン製相互接続 用基板は公知であり、広く使用されてはいるが、単一レ ベルの相互接続構成よりは依然として高価であり、融通 が利かない。

【0006】マルチチッフモジュールにおける最近の進 歩は、チップオンチップのアプローチであり、このアフ ローチにおいては能動チップが相互接続用基板ではな く、別の能動チッフにフリップチップ接合される。チッ プの大きさが許せば、複数の小さなチップを大きなチッ プに接合することが可能である。論理チップ例えばデジ タル信号プロセッサは、きわめて大きく少なくとも2つ の標準のメモリチップを含むのに十分な領域を有してい る。論理チッフすなわちサホートチップは、リードフレ ームパッケージ内にバッケージされ、従来のMCMパッ ケージの基板すなわち相互接続用基板を取り除いてい る。チップオンチップパッケージにおけるイントラチッ プ相互接続回路は、サポートチップの表面上に通常構成 されている。しかし同じような制限が発生する。すなわ ち、クロスオーバ接続がしばしば必要とされそしてサポ ートチップは2つのレベルの相互接続を具備しなければ ならない。

[0007]

【発明が解決しようとする課題】本発明の目的は、構造 が単純で安価なマルチレベル相互接続組立体を提供する ことである。

[0008]

【課題を解決するための手段】本発明のチップオンチッ プ組立体においては、 すべてのインターチッフ相互接続 は各チップ上の単一レベルの相互接続において行われ

る。これは、本発明によれば、インターチッフ相互接続 回路の少なくとも一部を、より小さな(上部)のチッフ にシフトすることにより行われる。複数の上部チッフが 存在する場合には、インターチッフ回路は2つのチッフ 上の相互接続回路が共通の相互接続レベルをあたかも含 むようにすなわち上部のチッフの1つへの相互接続が他 の上部のチッフ上のランナー (導体)を含むように設計 される。この構成の重要な特徴は、空気絶縁型のクロス オーバ接続を提供するために、チッフオンチッフボンデ 10 ィングにすでに存在するギャッフを利用することであ る。

6

[0009]

【発明の実施の形態】図1には、従来のチッフオンチッ フの構成が示されており、基板チッフ11がチップ12 とチッフ13を搭載している。 般的に基板チッフ11 はチッフ12とチッフ13よりも大きい。このような大 きなチッフはマイクロフロセッサチッフまたはASIC であり、小さなチッフはメモリチッフである。同図に示 された構成においては、チッフオンチッフの構造体の全 *20* 体のパッケージサイズは、チッフ上にすべてのメモリを 有する大きなマイクロプロセッサチッフよりも小さな領 域を占有するにすぎない。

【0010】チップ12、チップ13と基板チップ11 との間のはんだバンフチッフ間相互接続構造がはんだバ ンプ14として図1に示されている。図面を簡単化する ために、4個のみのはんだバンフ相互接続構造が示され ているが、実際の場合には、より大きな列通常エッジ列 を構成する。

【0011】チッフオンチッフの構成(配列)は、相互 30 接続ルーティング用のサホートチッフの表面を利用でき る利点がある。別のチッフ間のボンディング部位に到達 するために基板表面全体に相互接続路を配線できること は、相互接続回路の設計に対しかなりのフレキシビリテ ィを与えることになる。従って、図2に示すように、従 来のチッフオンチッフの組立体(チッフ12とチッフ1 3が基板チップ11によりサホートされたもの)は、基 板チッフ11上に相互接続回路を有する。この相互接続 構造の一部の詳細を図3に示す。同図において基板31 は、通常ボリイミド製の厚い絶縁層32によりカバーさ れたサポートチッフである。絶縁層32は10のキャッ フ層でもよいが、例えばSINCAP(図示せず)のよ うな、キャッフ層の上に形成される。絶縁層32はIC ボンディングパッドの上にウインドウの形成を容易にす るための光により規定されるホリマーであり、その1つ をICボンディングバッド33として示す。所望の相互 接続用金属層が絶縁層32の上に形成され、これは同図 では、ランナー35、36、37として表される。ラン ナー35は、ICボンディングバッド33に接触し、絶 縁層32に沿って横方向に延び、ランナー36、37 50 は、Y軸方向(この図面に垂直方向)に延びる。金属層

が堆積されパターン化された後、この金属層は絶縁層38でカバーされ、この絶縁層38内でランナー35の部分39の上にウインドウが形成される。上部チップ41はICボンディングハッド42と絶縁層43とを有し、この絶縁層43にはボンディングパッド用のウインドウが形成されている。チッフ間の相互接続ははんだバンブ44によって行われ、アンダーバンフ金属化層がサホートチップのアンダーバンブ金属化層45の場所でそして上部チップのアンダーバンブ金属化層46の場所に形成されている。

【0012】チップオンチップの構成において、(通常下の)サポートチップがこのサホートチップにより支持される(通常上の)チッフよりも大きいことの重要な利点は、上部チップの周辺よりさらに延びるサホートチップ領域をサポートチップ上の金属化レベルが有効活用できる点である。直接相互接続構成すなわちチッフがボンディングパッドに接続されている構成においては、サホート基板上のボンディングパッドはサポートチップの端部のボード内に位置し、そこで、上部チップ上のパッドの列アレイと直接接合できる。前者の構成の利点は、図2より明らかである。同図においては実質的なルーティングは上部チップの領域の外側で行われ大きな領域がサポート基板用のI/Oボンディングパッド部位用に利用できる

【0013】チップオンチップの組立体の開発においては、クロスオーバ相互接続の必要性が認識され、クロスオーバ構成(配置)が、図4に示すような二層レベルの金属構造体で実現されている。同図においては、ランナー51、52、53、54は、第1レベルの金属層で、ランナー55、56は、第2レベルの金属層である。この2つのレベルの金属層がクロスオーバの機能を与える。例えば、ランナー55、56が、ランナー51、53と交差している。

【0014】2つのレベルの金属層のアプローチが用い られているが、本発明による、改善された例を図5に示 す。図5の相互接続構成においては、あるレベルの金属 層がサポートチッフの上に形成され、別のレベルの金属 層が上部のチップの上に形成される。図5において、上 部チップ41は、接点パッド62を有し、単一レベルの 相互接続回路は、ランナー63、64、65で表され る。上部チップ67は、サポートチップ基板61にはん だバンプ68、69により、フリップチップ結合されて いる。アンダーバンフ金属化層71が、はんだバンフと チップ表面の間に配置されている。単一レベルの金属相 互接続構造が、上部チップ67の上に形成され、これは ランナー72、73、74により表されている。同図に 示された相互接続構成においては、上部チッフの表面上 のランナー73は、サホートチップの表面上のランナー 64を、はんだバンプ68、69で支持されて交差して いる。このクロスオーバは、ギャップ75により(空

気) 絶縁されている。本発明による、相互接続構造の空 気絶縁によるクロスオーバにより、配線の完全な柔軟性 が得られる。本明細書において、空気絶縁とは、熱膨張 効果を管理するための、エホキシのような充填材料で充 填されているか否かを問わない、受動型のギャッフを意 味する用語である。

【0015】図5のアンダーバンフ金属化層71は、様 々な公知の金属の1つから形成されている。このような 金属は、ランナーまたは接点パッドの材料によく接着 10 し、通常スズのはんだ形成において濡れ性と高い導電性 を有しなければならない。これらの要件に合う構造体 は、クロムと銅の合金である。クロムを先ず堆積して接 点パッドに接着し、その後銅をクロムの上に形成してハ ンダぬれ性表面を提供する。クロムは、様々な金属、有 機物、無機物にもよく接着する。したがってクロムは誘 電体材料 (SiO2, SINCAPS, ホリイミド等) および銅、アルミ等の金属にも十分接着する。しかし、 ハンダ合金は銅を溶解しクロムからぬれ性を奪いさる。 クロムの上に直接形成された銅の薄い層は溶解して溶融 20 ハンダになり、その後このハンダがクロム層からぬれ性 を奪いさる。 ハンダとUBM43との間の界面の完全性 を維持するため、クロムと銅の化合物または合金層がク ロム層と銅層の間に用いられる。

【0016】前述した層は、一般的にはスパッタリングにより形成されるがそれらを堆積するいくつかの別の方法も用いることができる。この層は、合金のターゲットからスパッタリングで形成される。クロムターゲットを用いてスパッタリングし、その後銅ターゲットに切り換える。あるいは別々のクロムターゲットと銅ターゲットを用いてそれらの間で切り換えることによりスパッタリングを行うこともできる。後者の方法は傾斜和成を有する層を生成できるので好ましい。

【0017】本発明の一実施例では、アンダーバンプ金 属化層は500-5000オングストローム(以下Aで 表す)のオーダーの好ましくは1000-3000人の 厚さを有するクロム製の第1層を含む。クロムはアルミ 製接点、Ti/Pt/Auに十分に接着し、かつ基板内 に存在する誘電体層にも十分よく接着する。このクロム は耐火金属でアルミ製接点と耐腐食性のインタフェース 40 を形成する。第2層はCェ/Cuの薄い遷移層でありハ ンダのぬれ性を与え、クロム層とその後に形成される銅 層の間に金属学的に安定したインタフェースを与える。 この第2層はクロムターゲットと銅ターゲットの両方を 有する装置内でスパッタリングをし、これらのターゲッ ト間で移り変わらせることにより形成される。 その結 果、純粋のクロム層と純粋の銅層との間で組成が変化す る共スパッタ層となる。この第2層である遷移層の厚さ は1000-5000人で、好ましくは2000-30 () () Aである

50 【0018】第3層は厚さが1000-10000人

10

で、好ましくは2000-6000Aである銅層である。この銅層である第3層は、ハンダバンプ用に通常使用されるハンダ材料に対しぬれ性を有する。大部分がスズのベースの共融ハンダの溶融点は比較的低く、そしてハンダ付け温度においては、銅層の表面はハンダバンフと反応して物理的かつ電気的に安定した金属間結合を形成する。全ての銅がハンダ層内にとけ込んだ場合でも、ハンダはCr/Cu合成層に対し接着しぬれ性を有する。また選択的な層である金製の層47が銅層である第3層46の表面に形成され、銅層である第3層の表面の酸化を阻止している。この選択的な層である金層の厚さは500-3000Aで好ましくは1000-2000Aである。

【0019】この多層構造のアンダーバンプ金属化系の製造プロセスの詳細な説明は、同出願人の米国特許出願に開示されている。この金属化系は、前述した相互接続プロセスに対し特に有効で、例えば他の別の構成例も使用することができる。

【0020】図5の相互接続構造の平面図を図6に示す。同図においては、サホートチップ上の金属化層は薄い影部で示され、上部チップの部分の金属化層は濃い影部で示されている。クロスオーバすなわちランナー64をまたぐランナー73と、ランナー74の下のランナー65とは、この図においてより明らかである。この実施例において、ランナーは、X方向とY方向に走る。しかし、これらのランナーは、直角以外の角度、例えば45度の角度に沿って走って交差してもよい。

【0021】相互接続構造を介したはんだバンプを用いてのクロスオーバ相互接続構造の組み合わせが図7に示される。サポートチップは81で、上部のフリップチップチップ結合されたチップが82で示されている。これらのチップは、はんだボール83、84、85、86により、接合されている。この目的は、サポートチップ81上の接点パッド87、88を、上部のフリップチップ結合されたチップ82上の接点パッド91、92と接続させることである。ランナー93、94、95がサホートチップ81の上に、ランナー96、97、98が上部のフリッフチッフ結合されたチップ82の上に配置されている。これらのランナーは、はんだボールによる、相互接続を介して、ボンディングパッドに接続され、ランナー96がランナー94と交差し、ランナー97がランナー95と交差している。

【0022】本発明の相互接続構成においては、はんだボールボンドの少なくとも一部のものは、いわゆるバイアスすなわち複数の金属レベル間の相互接続導体であり、これはチップ基板上の接点パッドを接続する、従来技術のはんだボールボンドとは対照をなすものである。これらのバイアスはんだボール相互接続構造の配置場所は任意である。すなわち上部チップの領域のいかなる場所でもよい。はんだボールボンドをバイアスによる相互

接続として用いることは、はんだボールボンドの数は従来のチッフオンチッフ組立体におけるよりも大きいことを意味する。しかし、はんだボールボンドの数が増加することは、その組立体の機械的頑強さが向上し熱の分散がよくなり熱シンクも向上する。

【0023】たくさんのはんだバンフ相互接続部位がチ ップエッジのインボード (in-board) 内に配置されてい るために、その終端場所はチッフエッジの近傍にあり、 相互接続構造の一部は、「誤った方法による」相互接続 10 となることがある。図8に示した例においては、ランナ ー101はサポートチッフ103上のエッジパッド10 2とバイアスによるはんだバンフ相互接続構造104で もって、接続される。上部チッフ100上のランナー1 05は、はんだバンフ相互接続構造104と接点バッド 106とを接続する。このバスは、直接的ではないので ある種の自動ルーティングプログラムは、これらのルー トに対しては、積極的ではなく過剰の面倒さをそれらに 与えることになる。しかし、はんだバンフによるバイア スを用いることにより得られる効率的なクロスオーバレ 20 イアウトにより、相互接続レイアウトの全体は、この間 違った方法によるルートの数にも関わらず非常に効率的 となりうる。

【0024】本発明の別の特徴は、サホートチッフサイ トと上部チッフ上のサイトとを相互接続するランナー は、相互接続レイアウトに柔軟性を与えるような別の上 部チップにまたがって配線できる点である。この別の実 施例を図9に示す。同図においてはサホートチップ11 1は、2つの上部チッフ112、113とをサポートす る。サポートチッフ111上の接点パッド114を、接 30 点パッド115と接続するために、図9に示したような ルーティングが、本発明によるバイアスはんだバンフを 用いることにより、得られる。このルーティングは、接 点パッド114から得られ、ランナー116に沿って、 バイアスはんだバンブ117に移行し、さらに、上部チ ップの上部チップ金属化層とランナー118に至り、そ してバイアスはんだバンフ119に行き、その後サホー トチップ金属化層とランナー121にもどり、さらにバ イアスはんだバンフ122に進み、そしてさらにランナ ー123に進み最終的に接点ハッド115に至る。2つ 40 のクロスオーバ、すなわち、ランナー118とランナー 123と1つの「クロスアンダー」であるランナー12 1が、このルートには含まれる。

【0025】上記の相互接続技術は、相互接続用金属化レベルとICチップ間の容量性の相互作用の程度を調べるために実行されテストされた。上記した構成において、能動デバイスの近傍に配置された相互接続回路間の容量性結合は、下に配置されたデバイスの機能と過剰に緩衝すると予測される。しかしデバイスの性能は損傷されなかったことが分かった。

₩ 【0026】バイアスの相互接続構造用に用いられるは

んだバンプは、蒸着、または、スクリーンブリンティン グのような従来技術により形成される。本発明に利用可 能な構成においては、チップ領域の全体は、潜在的には んだバンプ相互接続用に利用できる。そのため、レイア ウトははんだバンフ相互接続領域間の通常のスペースよ りも大きく形成できる。そのため小さなビッチのチッフ は、比較的大きなはんだバンプにより相互接続可能であ る。従って、比較的大きなピッチのハッドアレイと共に 使用されるよう限定されているはんだヘースト技術は、 チップ領域の内側部分内のはんだバンフ部位に終端部を 配線することにより、細かいビッチのパッドアレイを相 互接続するのに用いることができる(図8)。

【0027】本明細書においては、集積回路チッフで使 用された、「能動チップ」とは、複数の半導体および/ またはダイオードを含む半導体チップを意味する。チッ プオンチップの相互接続構造においてはこの用語が公知 であり、サポートチップとそれによりサポートされるチ ップの両方とも能動チッフである。これは、相互接続基 板(通常シリコン製)が別の能動チップ用のあるいはイ ンダクタまたはキャパシタのような、受動型デバイス用 の純粋なサポート構造である点とは、対照をなすもので ある。

【0028】また、「はんだバンブ」とは、平面上の構 造体を結合すること、およびこれらの構造体を電気的に 相互接続することの、両方を含むはんだ形成を意味す る。このようなはんだバンプは、下部素子の上表面と上 部素子の下表面間に、ボイドまたはスペースを残すよう な離れた関係でこれらの構造体を結合する。この種類の はんだ形成は、柱形状、または、ボール(球)の形状で ある。これらのはんだバンブは、上部チップと下部チッ プ間の相互接続部位(インターチッフ接続)と、上部チ ップ上の複数の部位とおよび/または、下部チップ上の 複数の部位との間を、相互接続する(インターチッフ接 続)の両方に用いられる。

【0029】「ランナー」とは、サポートチップの上表 面または、上部チッフの下(対面)表面のいずれかの相 互接続ポイント間に延びる、相互接続回路の一部を意味 する。

【0030】「クロスオーバ」とは、あるチップ上の相 互接続回路の回路ランナーが、第1の方向に延び、対面 してしているチップ上の相互接続回路の少なくとも 1 つ のランナーが、第2の方向に延び、前記第1の方向と第 2の方向とは、チップの面の法線方向から見た場合、交 差している状況を表す。このクロスオーバ相互接続は、 下側チップまたは上側チップのいずれかの上のランナー が、交差することによりなされる。後者の場合、相互接 続はクロスアンダーとも見なされる。しかしこれはクロ スオーバと同義である。

【0031】本発明の原理を使用することすなわち相互 接続回路用のチップオンチップ構成において、向かい合 50 51、52、53、54、55、56 ランナー

う面の両方を用いることは、相互接続回路に利用できる 領域が、広がることになる。面と向かい合う表面を用い ることにより空気絶縁型のクロスオーバ用のチッフ間 の、既存の空気ギャッフを利用することができ、これに より相互接続パスの長さを比較的短くすることが可能と なり、上側チップの上表面を用いることにより、さらに 相互接続領域を拡張することができる。例えば、インダ クタまたは、キャパシタのような受動型デバイスを、チ ッフオンチッフ組立体の上表面に配置することも、可能 20 である。さらにまたこのような回路の機能により、サホ ートチッフまたは上側チッフのいずれかまたはその両方 の上に、マルチレベルの金属バターンを用いることがで きるようになる。

【図面の簡単な説明】

【図1】一般的なチッフオンチッフ相互接続構造の側面 X.

【図2】 一般的なチッフオンチッフ相互接続構造の平面 $|\mathbf{x}|_{\alpha}$

【図3】一般的なチッフオンチッフ組立体における相互 20 接続の部分を表す側面図。

【図4】チッフオンチッフ組立体において実現される2 つのレベルの相互接続構造を表す側面図。

【図5】本発明の単一レベルの相互接続回路を表す図 で、図3、4との比較を表す図。

【図6】図5の単一レベルの相互接続構造の一部を表す

【図7】本発明による単一レベルの相互接続回路で実現 される、複数のクロスオーバを表す平面図。

【図8】本発明による一般的なレイアウトの一部を構成 30 する誤った方法の相互接続を表す平面図。

【図9】サホートチッフの誤った側上の部位に、他の土 部チップを相互接続するために、複数の上部チッフの内 の1つにまたがって、2本の相互接続バスがチッフオン チップバッケージ上に配置された状態を表す上面図。

【符号の説明】

- 1.1 基板チッフ
- 12、13 チップ
- 14 はんだバンフ
- 3.1 基板
- 40 32 絶縁層
 - 3 3 ICボンディングハッド
 - 35、36、37 ランナー
 - 38 絶縁層
 - 39 部分
 - 上部チップ 4 1
 - ICボンディングバッド 42
 - 43 絶縁層
 - 44 はんだバンフ
 - 45、46 アンダーバンフ金属化層

12

14

- 61 サホートチッフ基板
- 62 接点パッド
- 63、64、65 ランナー
- 67 上部チッフ
- 68、69 はんだバンプ
- 71 アンダーバンフ金属化層
- 72、73、74 ランナー
- 75 ギャップ
- 81 サホートチッフ
- 82 上部のフリッフチッフ結合されたチップ


13

- 83、84、85、86 はんだボール
- 87、88、91、92 接点パッド
- 93, 94, 95, 96, 97, 98 ランナー


100 上部チッフ

- 101 ランナー
- 102 エッジバッド
- 103 サホートチッフ
- 104 はんだバンフ相互接続構造
- 105 ランナー
- 106 接点ハッド
- 111 サホートチッフ
- 112、113 上部チッフ
- 10 114、115 接点ハッド
 - 116、118、121、123 ランナー
 - 117、119、122 バイアスはんだバンフ


[図1]





[|×|2]




[図3]











[図9]



[|X||8]



フロントヘージの続き

(71)出願人 596077259

600 Mountain Avenue, Murray Hill, New Je rsey 07974-0636U.S.A.

17

(72)発明者 イー レン ロウ

アメリカ合衆国, ニュージャージー, ユニオン, バークレイ ハイツ, バークレイ スクエアM11

(72)発明者 ケヴィン ジョン オコナー

18

アメリカ合衆国、ニュージャージー、ハンタードン、レバノン、クリスタル ドライブ 1